PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-181916

(43) Date of publication of application: 21.07.1995

(51)Int.CI.

G09G 3/30

(21)Application number: 05-345611

(71)Applicant:

FUTABA CORP

(22)Date of filing:

22.12.1993


(72)Inventor:

TANAKA MITSURU

(54) DRIVING CIRCUIT OF DISPLAY DEVICE

(57) Abstract:

PURPOSE: To obtain a wider dynamic range with a small number of gradations. CONSTITUTION: The driving circuit of display device is equipped with a shift register 8a and a latch circuit 8b which convert K bits of M-bit (M=K+L) pixel data inputted as digital data of a serial signal into a parallel signal by horizontal lines, a comparison part 8c and a gate part 8e which impose pulse- width-modulate the image data converted into the parallel signal, a ROM 8g which stores correction data corresponding to the value of L bits of the pixel data, a high voltage selection part 8h which selects and outputs a voltage value for the pulse amplitude modulation according to the correction data in the ROM 8g, and a high-voltage buffer 8f which imposes pulse-amplitude-modulates the pulse-width-modulated pixel data with the voltage value selected by the high voltage selection part 8h.



LEGAL STATUS

[Date of request for examination]

22.12.2000

[Date of sending the examiner's decision of rejection]

23.07.2002

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of

rejection]

[Date of extinction of right]

Copyright (C): 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-181916

(43)公開日 平成7年(1995)7月21日

(51) Int.Cl.⁶

G 0 9 G 3/30

酸別記号 301 庁内整理番号 9378-5G FΙ

技術表示箇所

審査請求 未請求 請求項の数3 FD (全 9 頁)

(21)出魔番号

特願平5-345611

(22)出顧日

平成5年(1993)12月22日

(71)出願人 000201814

双菜電子工業株式会社

千葉県茂原市大芝629

(72)発明者 田中 湖

千葉県茂原市大芝629 双葉電子工業株式

会社内


(74)代理人 弁理士 脇 篤夫 (外1名)

(54) 【発明の名称】 表示装置の駆動回路

(57)【要約】

【目的】 少ない階調数でより広いダイナミックレンジを実現する。

【構成】 シリアル信号のデジタルデータで入力される Mビット(M=K+L)の画素データのKビットを1水 平ライン毎にパラレル信号に変換するシフトレジスタ8 a 及びラッチ回路8 b と、パラレル信号に変換された前記画像データをバルス幅変調する比較部8 c 及びゲート 部8 e と、前記画素データのLビットの値に対応した補正データが記憶されるROM8 g と、ROM8 g の補正データにしたがいバルス振幅変調を行なう電圧値を選択して出力する高電圧選択部8 h で選択された電圧値でバルス振幅変調する高電圧バッファ8 f を備え表示装置の駆動回路を構成する。



【特許請求の範囲】

【請求項1】 画像データとして入力されるMビット (M=K+L) の画素データからKビットをパルス幅変 調するパルス幅変調手段と、

表示装置の発光特性を補正するために前記画像データの レビットの値に対応した電圧値を選択して出力する電圧 選択手段と、

前記パルス幅変調手段でパルス幅変調されたパルス信号 を前記電圧選択手段で選択された電圧値でパルス振幅変 調するパルス振幅変調手段とを備え、

前記パルス振幅変調手段より出力される信号で電界放出 素子を制御して画像を表示することを特徴とする表示装 置の駆動回路。

【請求項2】 前記パルス幅変調された信号は電界放出 素子のゲート電極に加えるようにしたことを特徴とする 請求項1に記載の表示装置の駆動回路。

【請求項3】 電圧選択手段はA/D変換器によって構 成されていることを特徴とする請求項1又は2に記載の 表示装置の駆動回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、例えばテレビジョン受 像機、パーソナルコンピュータ、医療機器、計測器、P OS (Point Of Sales) システム等の情報端末の表示装 置に用いられる電界放出型の発光素子の駆動回路に関す るものである。

[0002]

【従来の技術】平面状とされ面放出型の電界放出型カソ ード (FEC) により構築される電界放出型ディスプレ イ (FED・・・Field Emission Display) のアドレッ 30 シング方法は、電界放出素子のエミッタとゲート電極を マトリクス状に配線したX-Yマトリクス構造で、一般 的な順次走査が行なわれる。

【0003】図6(a)(b)に、その一例であるスピ ント (Spindt) 型と呼ばれるFECを示す。この 図の(a)は半導体加工技術を用いて作成したFECの 斜視図であり、(b)は(a)図に示すA-Aの線で切 断したFECの断面を示す図である。これらの図におい て、基板上にアルミニウム等の金属で形成されたカソー ド電極が設けられており、このカソード電極上にコーン 40 状のエミッタが形成されている。カソード電極上にはさ らに、S,O,膜を介してゲート電極が設けられてお り、ゲート電極にあけられた開穴の中に上記エミッタが 位置するようにしている。すなわち、このコーン状のエ ミッタの先端部分がゲート電極にあけられた穴から臨ん でいる。

【0004】このコーン状のエミッタ間のピッチは10 ミクロン以下とすることが出来るため、数万から数10 万個のFECを1枚の基板上に設けることが出来る。さ らに、ゲート電極とエミッタのコーンの先端との距離を 50 の交点にあるFECブロックから放出される電子によっ

サブミクロンとすることが出来るため、ゲート電極とカ ソード電極との間にわずか数10ボルトの電圧を印加す ることにより、電子をエミッタから電界放出することが 出来る。そして、このFECは図に示されているように 平面状となっているため、面放出型の電界放出カソード とすることが出来、このような面放出型の電界放出カソ ードを利用してFEDを構築することができる。

【0005】図7はこのようなFEDの構成を示す斜視 図である。このFEDにおいて、21は真空容器中に配 10 置されている第1の基板を示し、この第1の基板21上 にストライプ状に形成されたy1~yn はY電極として のカソード電極を示している。 このカソード電極 y1 ~ yn に対しては、後述するドライブパルスが供給される カソード端子CTI~CTnが接続されている。

【0006】また、x1~xm はX電極としてのゲート 電極を示し、カソード電極 y1 ~ yn の上に絶縁体を介 して、カソード電極y1~yn と直交するようストライ ブ状に形成されている。そして、ゲート電極 x1 ~xm にはドライブパルスが供給されるゲート端子G1 ~Gm 20 が接続される。22は各ゲート電極x1~xm に形成さ れている穴であり、カソード電極y1~ynの上に形成 されたコーン状のエミッタ (図6参照) から放出される 電子が通過するために形成されるものである。

【0007】また、23は第1の基板21に対向して真 空容器中に配置される第2の基板を示している。そし て、この第2の基板23に形成されている24、24・ ・・はアノード電極であり、図のようにゲート電極x1 ~xm の位置に対応してストライプ状に配されている。 また、それぞれのアノード電極24にはアノード引き出 し電極Aが接続されている。なお、カラーディスプレイ の場合はこのアノード引き出し電極AはR、G、Bの3 原色に対応して3本引き出されることとなる。25は蛍 光体でありアノード電極24においてゲート電極x1~ xm と対向する側の面に設けられ、電子が衝突すること によって励起される。

【0008】そこで、このFEDにより画像表示を行う ための駆動方法の一例を概略的に説明する。第2の基板 23に形成されたアノード電極24は、それぞれアノー ド引き出し電極Aによりほぼ一定の電圧が供給されてい る。一方、カソード電極(Y電極)y1~yn はそれぞ れのカソード端子CT1~CTnに走査パルスが供給さ れて走査されることにより、各ストライプ状のカソード 電極が順次選択されて駆動される。

【0009】そこで、アノード電極24を駆動するため にアノード引き出し電極Aに正のアノード電圧を印加し た状態で、カソード端子CTI~CTnを順次走査して いく。この時、ゲート端子G1~Gmには走査されるタ イミングに応じて画像信号のデータに応じた電圧を印加 すると、ゲート電極 x1 ~ xmhカソード電極 y 1~ yn

て、アノード電極24に設けられた蛍光体25の画素が 走査され、この画素はゲート端子G1~Gmに印加され た電圧に応じて発光制御されることとなり、このように して画像の1画面(1フィールド)が表示される。

【0010】ところで、この画像表示に対して明暗ある いは濃淡の構成具合を調整する階調制御を行なう方法 は、ゲート端子G1~Gmに印加される駆動パルスの印 加時間を制御するPWM(パルス幅変調)駆動方式と、 ゲート端子G1~Gmに印加される駆動パルスの電圧値 を制御する РАМ (パルス振幅変調) 駆動方式がある。 PWM駆動方式は、例えば図8(a)(b)(c)に示 されているように駆動電圧の波形のパルス幅twを制御 することにより階調が制御される。図9は階調数が例え ば16である場合の光量を摸式的に示す図であり、縦軸 方向にパルス電圧値HVcc、横軸方向にパルス幅が示 されている。Spは電圧値HVccと16段階のパルス 幅0、1/15tw、2/15tw、···twにより 決まる光量を示す。

【0011】図8(a)に示されているパルス幅tw は、例えば図9に示されている1/15twに相当し、 (b) のようにパルス幅 t wが広がるにつれて、2/1 5 tw、3/15 tw、···14/15 twに示され ているように光量Spも増加するようになり、(c)に 示すパルス幅twでは階調が最高輝度となる。

【0012】また、PAM駆動方式は、例えば図10 (a) (b) (c) に示されているように電圧値HV c cを制御することにより階調が制御される。図11は図 9と同様に階調数が例えば16である場合の光量を摸式 的に示す図である。この図でSvは16段階の電圧値 0, 1/15HVcc, 2/15HVcc, ···HV 30 ccとパルス幅twにより決まる光量を示す。図10 (a) に示されている電圧値HVccは、例えば図11 に示されている1/15HVccに相当し、(b)のよ うに電圧値HVccが上昇するにつれて、2/15HV cc, 3/15HVcc, ···14/15HVccκ 示されているように光量Svも増加するようになり、 (c) に示されているように電圧値HVccでは階調が 最高輝度となる。

[0013]

【発明が解決しようとする課題】ところで、図6に示し 40 たようなSpindt型FECは相互コンダクタンスが 大きく、駆動電圧に対して放出される電子流が指数的に 比例するために、素子特性のばらつき(素子の性能を示 す指数でプロセスに依存する値の違い)により、同じ駆 動電圧で駆動した場合でも各ドット毎に発光輝度が大き く異なり、画面の発光輝度の不均一が生じ正確な階調表 現が困難になる場合がある。前記したPWM駆動方式に よる階調表示は高速スイッチングによる消費電力の増加 が指摘されているが、輝度変調リニアリティーが悪化す ることはない。一方、PAM駆動方式では、動作点がF 50 また便宜上、以後カソード電極y1~yn はY電極、ゲ

EC素子のI・V(I=エミッション電流、V=駆動電 圧・・・カソード・エミッタ間の電位差)特性曲線上を 移動するために、このFEC素子の特性が各ドット毎に 同じにならなければ、輝度変調リニアリティが悪化する ためにPWM駆動方式に比較して輝度の不均一が助長さ れやすいという問題がある。また、素子特性のばらつき を補正することは、予め測定した各ドットの輝度データ に基づき画像データの補正計算を行ない実際の表示デー タとすることができるが、PWM駆動方式では発光輝度 10 の低い表示データに合わせて補正しなければならず、補 正により表示可能な階調数が減少して、ダイナミックレ ンジの低い画像となってしまう。

【0014】さらに、ばらつき補正を行なう場合でも機 種によりばらつき特性が異なっており、それぞれの機種 に対応して好適なばらつき補正を行なう場合は階調数を 変更するなどの処置が必要であり、完全な補正を行なう ことは困難であった。

[0015]

【課題を解決するための手段】本発明はこのような問題 20 点を解決するためになされたもので、画像データとして 入力されるMビット (M=K+L) の画素データからK ビットをパルス幅変調するパルス幅変調手段と、表示装 置の発光特性を補正するために前記画像データのLビッ トの値に対応した補正データが記憶されるメモリと、該 メモリの補正データに対応した電圧値を選択して出力す る髙電圧選択手段と、前記パルス幅変調手段でパルス幅 変調されたバルス信号を前記高電圧選択手段で選択され た電圧値でパルス振幅変調するパルス振幅変調手段とを 備え、前記パルス振幅変調手段より出力される信号で電 界放出素子を走査して画像を表示するようになされてい る。また、前記パルス幅変調された信号は電界放出素子 のゲート電圧に加えられるようになされている。

[0016]

【作用】階調駆動方法としてPAM駆動方式とPWM駆 動方式を併用することにより、少ない階調数でより広い ダイナミックレンジを実現することができるようにな る。特に振幅変調されたデータは、FECの特性のバラ ツキを補正するため使用することができる [0017]

【実施例】以下、図1乃至図5にしたがい本発明の電界 放出素子の駆動回路の一実施例を説明する。まず、図1 に上記FEDを採用したディスプレイ装置の構成を回路 図として示す。この図において1はFEDであり図8に 示したと同様の構成のFEDが用いられているものであ る。なお、この図ではアノード電極24(及び蛍光体2 5) とアノード引き出し電極Aは示されていないが、ア ノード電極24はゲート電極x1~xm上に配されてい るものとされ、アノード引き出し電極Aは後述するアノ ードドライバ9に対して接続されているものとされる。

ート電極 x1~xm はX電極として名称を統一すること

【0018】2は画像データ信号が入力される画像入力 端子を示す。3は画像入力回路であり、例えば画像入力 端子2から供給された画像データ信号に基づいて画像表 示の制御に必要なデータをCPU4に伝送すると共に、 X走査ドライバ8とY走査ドライバ6を制御するための 画像データをドライバコントローラ5に出力する等の動 作をする。4は後述する画像表示走査に関する制御等の であり、画像入力回路3からの画像データやCPU4に よる制御タイミングに従い、Y走査ドライバ6の走査電 圧の印加タイミングとX走査ドライバ8の画像データに 応じた信号の印加タイミングをコントロールする。また この場合にはアノードドライバ9の電圧印加タイミング をコントロールすることも行っている。

【0019】6はY走査ドライバを示し、上述のドライ バコントローラ5の制御に従って所定のタイミングで各 Y電極(y1~yn)に対応するガソード端子CTl~ CTnに走査電圧を出力する。

【0020】8はX走査ドライバであり、この場合には ドライバコントローラ5の制御に従って所定のタイミン グで各X電極(x1~xm)に対応するゲート端子G1 ~Gmに画像データに応じた電圧を出力する。

【0021】9はアノードドライバであり実際にはFE D1のアノード引き出し電極Aと接続されている。そし て、ドライバコントローラ5の制御に従って所定のタイ ミングでアノード電極24を駆動するための正のアノー ド電圧を出力するものである。なお、アノード電極をベ ータに構成するときは(白黒画像)、このアノードドラ 30 イバを省略することもできる。

【0022】次に本実施例におけるPAM駆動方式とP WM駆動方式を併用した階調制御について説明する。図 2は図1に示したX走査ドライバ8の構成を示す図であ る。この図で8aはシリアルデータとして入力される画 素データを1水平ライン分記憶するシフトレジスタを示 す。前記シリアルデータにおいて一画素分のデータ長の ビット数をM(M=K+L)ビットとすると、このシフ トレジスタ8aにはPWM駆動用のKビットのデータが 入力され、残りのレビットはPAM駆動用として後で説 40 明する髙電圧選択部8hに入力される。本実施例では例 えばK=4ビット、L=2ビットとして説明する。

【0023】8 bはラッチ回路を示し、上記Kビットの 各画素データをシフトレジスタ8 a によりシリアル/バ ラレル変換して1水平期間保持する。8 c は複数のコン パレータ8 c1 、8 c2、・・・8 cm により構成される 比較部であり、ラッチ回路8 b から入力される各画素デ ータと階調クロックをカウントしているKビットのカウ ンタ8 d の出力を比較し、計測値が一致したときコンパ レータ8 c (1,2,3,····m) より出力される信号がそれ 50 力される。高電圧選択部8 h は、この2 ビットのデータ

ぞれゲート部8 eに供給される。

【0024】ゲート部8eはKビットカウンタ8dがク リアされたあと、前記一致信号が出力されるまでの時間 をパルス幅とするゲート信号を形成し、このゲート信号 を髙電圧バッファ部8 fに供給する。髙電圧バッファ部 8 f は前記ゲート信号によってスイッチング制御される 複数のバッファアンプ8f1、8f2、8f3・・・8 f m を備え、このバッファアンプ8f(1,2,3,····m) の出力が各X電極にそれぞれ供給される。8gは高電圧 処理を行なうCPUである。5はドライバコントローラ 10 バッファ部8fに供給される電圧値を設定するデータが 格納されているROMテーブル(又はRAMテーブル) であって、例えば前記しビットのデータで読み出された ROMテーブル8gで指定された値の電圧が高電圧選択 部8hを介して前記高電圧バッファ部8 f に供給され る。なお、Lビットのデータを直接A/D変換器によっ て電圧値に変換するようにしてもよい。そして、高電圧 選択部8hでは前記シリアルデータとして入力された画 素データのしビットのデータによって出力される電圧値 が選択され、髙電圧バッファ部8fの各バッファアンプ 20 8 f (1,2,3,·····m) の駆動電圧として供給されること となる。

> 【0025】なお、高電圧選択部8h内にも、前記した シフトレジスタ8a、ラッチ回路8b、比較部8cに該 当する回路を設けることによって、Lピットに対応する 髙電圧を選択し、水平方向に並ぶ各画素に対して補正す べき駆動電圧が与えられるようにしている。

> 【0026】以下、図3(a)~(h)に示した各クロ ック、出力データの波形を参照して上記した各機能回路 の動作について説明する。1水平ラインの画像データは 例えば6ビットで構成される1画素のうち4ビットがシ リアルデータ(e)として、シフトクロック(c)によ って順次シフトレジスタ8aに格納される。そして1水 平ライン、例えば320画素分の画像データはラッチ信 号によってパラレルデータとしてラッチ回路8bにラッ チされる。そして、1水平ライン毎のパラレルデータと して比較部8 c に出力されるようになる。比較部8 c で はラッチ回路8 bの出力データ(4ビット)とKビット カウンタ8 dのカウント値の比較がなされる。 K ピット カウンタ8 d はクリアクロック(a)の立ち上がりによ り初期化された後にカウントアップされ、カウントデー タの値とラッチ回路8bの出力データの値が一致したと きにコンパレータ8 c1、8 c2、・・・8 cm からゲ ート回路8 eを介して出力データが出力される。すなわ ち、比較部8 c の出力データが駆動バルスの印加時間 (バルス幅)であり、比較部8cとゲート回路8eによ るPWM変調により階調の印加時間が制御されるように

> 【0027】一方、前記一画素のデータのうちLビット のデータも順次一水平ライン分が高電圧選択部8 h に入

に対応する階調電圧となる電圧値を各画像毎にROM8 gのデータに基づいて選択し、高電圧バッファ部8fの 各バッファアンプ8 f (1,2,3,・・・・m) の駆動電圧とな るように供給する。Lビットのデータは主ににFEDの 表示特性(発光特性)を補正するためのデータであっ て、Mビットの中の例えば下位しビットを割り当てる。 そして、後で述べるようにこのしビットのデータによっ て画像面の表示むらやガンマ特性などを補正するように している。

択された階調電圧値と、比較部8b及びゲート回路8e により得られた印加時間 (パルス幅) は高電圧バッファ 8 f の各バッファアンプを同時に制御し、例えば図3 (f)(g)(h)に示すような波形で駆動パルスが形 成される。(f)は例えば11番目のある画素をドライ ブする駆動パルスで電圧値がV1、パルス幅がW1 とな っていることを示す。また(g)は例えば23番目のあ る画素をドライブする駆動パルスで電圧値がV2、パル ス幅がW2 となっている。同様に(h)は例えば3F番 目の画像をドライブする駆動パルスの一波形例を示して 20 おり、電圧値がV3、パルス幅がW3となっていること を示す。本発明の場合は上記したように、駆動パルスを PWM変調とPAM変調を併用して求めることで、水平 ラインの各画素毎に電圧レベルV及び印加時間Wが異な る駆動バルスで階調駆動することができるようになる。 【0029】図4はPWM変調及びPAM変調により得 られる駆動パルスにより例えば16段階で階調駆動する 場合の光量変化の一例を摸式的に示す図であり、縦方向 に電圧レベル、横方向に印加時間を示し、この電圧レベ ルと印加時間から得られる光量はSpvで示されてい る。この図に示される階調段階数も図9、図11で説明 した場合と同様に16段階であるが、 階調電圧値と印加 時間を同時に制御できるため、PWM変調、PAM変調 をそれぞれ行なっていた場合よりも、光量のダイナミッ クレンジが広がるようになる。またROM8gにメモリ されている電圧値選択データは任意に設定することもで きるので、階調数の設定を換えることなくFECの素子 特性のばらつきなどを同時に補正することができるよう になる。

【0030】特に、階調電圧値をモニタ画像のコントラ 40 8 b ラッチ回路 スト特性を考慮して任意に設定することにより、例えば 図5に示されている、曲線A(γ =1)、B(γ = 2)、C(γ=0.5)のような輝度変調特性(ガンマ 補正)を任意に設定することができるようになり、例え ばテレビジョン受像機などのモニタ装置においても髙品 位な画像表示を行なうことができるようになる。

【0031】なお、上記実施例はROMテーブルを使用 して補正データに対応する電圧を出力しているが、Lビ

ットの画像データを電圧値に変換して直接パルス振幅変 調をを行うようにしてもよい。

[0032]

【発明の効果】以上、説明したように本発明の電界放出 素子の駆動回路はPWM階調制御とPAM階調制御を同 時に行なうことにより、駆動パルスの電圧値と印加時間 (パルス幅)を制御することができるようになり、同じ 階調数を表現する場合でも従来と比較して印加バルス幅 と電圧値の分割ステップ数を削減することができるよう 【0028】このようにして高電圧選択部8hにより選 10 になる。特に画像データの中の一部のデータによって駆 動電圧を設定することができることから、例えばFEC 等の素子特性のばらつきがあるような場合でも、そのF ECを使用した各ディスプレイ装置間のばらつきに対応 して、ROMテーブルを形成することにより、表示装置 の発光特性を均一化させることができるという効果があ る。また、同様にして輝度変調特性(ガンマ補正)も任 意に設定することができるのでテレビジョン受像機等の モニタ装置としても髙品位な画像表示を行なうことがで きるようになる。

【図面の簡単な説明】

【図1】本発明の実施例のディスプレイ装置の回路ブロ ックを示す図である。

【図2】本実施例のディスプレイ装置におけるX走査ド ライバの回路ブロックを示す図である。

【図3】X走査ドライバにおける各種クロック及び出力 データの波形を示す図である。

【図4】本実施例の階調駆動による光量変化を摸式的に 示す図である。


【図5】本実施例のにおいて設定できるガンマ補正の一 30 例を示す図である。


【図6】スピント(Spindt)型の電界放出カソー ドを示す斜視図及び断面図である。

【図7】電界放出型ディスプレイの構成を示す図であ る。

【符号の説明】

- 1 タブレット
- 6 Y走査ドライバ
- 8 X走査ドライバ
- 8a シフトレジスタ
- - 8c 比較部
 - 8d Kビットカウンタ
 - 8 e ゲート部
 - 8f 高電圧バッファ
 - 8g ROM
 - 8 h 高電圧選択部
 - 8 i 增幅部






(c)


(a)

(b)


【図3】




【図4】




【図10】




【図5】




【図7】



【図9】



【図11】



【手続補正書】

【提出日】平成6年6月17日

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】図面の簡単な説明

【補正方法】変更

【補正内容】

【図面の簡単な説明】

【図1】本発明の実施例のディスプレイ装置の回路ブロックを示す図である。

【図2】本実施例のディスプレイ装置におけるX走査ドライバの回路ブロックを示す図である。

【図3】X走査ドライバにおける各種クロック及び出力データの波形を示す図である。

【図4】本実施例の階調駆動による光量変化を摸式的に 示す図である。

【図5】本実施例のにおいて設定できるガンマ補正の一 例を示す図である。

【図6】スピント(Spindt)型の電界放出カソードを示す斜視図及び断面図である。

【図7】電界放出型ディスプレイの構成を示す図である。

【図8】階調制御をPWM駆動方式で行う場合の駆動電 圧のバルス幅を模式的に示す図である。

【図9】図8に示した駆動電圧のバルス幅と光量の関係 を示す図である。

【図10】階調制御をPAM駆動方式で行う場合の駆動 電圧の電圧値を模式的に示す図である。

【図11】図10に示した駆動電圧の電圧値と光量の関係を示す図である。

【符号の説明】

- 1 タブレット
- 6 Y走査ドライバ
- 8 X走査ドライバ
- 8a シフトレジスタ
- 8b ラッチ回路
- 8 c 比較部
- 8 d Kビットカウンタ
- 8 e ゲート部
- 8 f 高電圧バッファ
- 8g ROM
- 8 h 髙電圧選択部
- 8 i 增幅部